本课程的教学目标如下：

目标1：理解数据位运算、高速缓存原理、内存管理、指令流水线等底层机制，能针对软硬件协同设计需求分析指令集架构对CPU性能的影响，运用系统能力对计算机系统及嵌入式领域的复杂问题进行正确建模与分析。

目标2：能够运用Java及编译原理知识，完成编译器（词法/语法/语义分析到代码生成）或CPU原型机（数据通路、控制单元、微程序）等模块的设计与实现，理解编译器优化与硬件并行度的权衡关系，具备独立开发与调试软硬件系统的能力。

目标3：能够分析从高级语言程序到处理器指令执行的全链路工程问题，给出软硬件协同设计、编译器与CPU联合优化的解决方案，完成从需求分析、模块划分到系统集成的完整项目落地。

课程聚焦两大技术主线：

1、《深入理解计算机系统》经典实验

依托《深入理解计算机系统》（Computer Systems: A Programmer's Perspective, CS:APP）课程的经典实验体系，本方案采用由表及里、逐层递进的层次化教学设计，系统性地培养与夯实学习者的底层系统能力。具体而言：

在Data Lab中，学习者通过受限的位级运算操作（bit-level arithmetic and logic operations）实现整数与浮点数运算函数，深入理解IEEE 754浮点数编码规范、整数溢出语义及类型转换的底层机制，建立对数据在机器级表示的精确认知。

在Bomb Lab与Attack Lab中，前者以逆向工程（reverse engineering）为核心方法论，要求学习者对剥离符号表的二进制可执行文件进行静态分析与动态调试，逐层破解"二进制炸弹"（Binary Bomb）的各阶段密码，从而训练汇编级代码阅读与运行时行为推断能力；后者则在掌握栈缓冲区溢出（stack buffer overflow）原理的基础上，进一步实践代码注入攻击与返回导向编程（Return-Oriented Programming, ROP）等高级利用技术，深入剖析程序运行时安全机制、调用栈布局及内存安全（memory safety）的脆弱性本质。

在Cache Lab中，学习者需设计并实现一个高速缓存（Cache）模拟器，结合时间局部性（temporal locality）与空间局部性（spatial locality）原理，通过定量分析不同缓存容量、块大小、映射策略（如直接映射、组相联映射）及替换策略对缓存命中率（hit rate）与访问延迟的影响，建立对存储器层次结构（memory hierarchy）性能评估的系统化思维。

在Malloc Lab中，学习者基于给定的接口规范实现一个动态内存分配器（dynamic memory allocator），涉及显式/隐式空闲链表（explicit/implicit free list）管理、边界标记（boundary tags）、分离存储（segregated storage）等堆管理策略，深入理解虚拟内存空间布局、地址对齐约束及内部碎片（internal fragmentation）与外部碎片（external fragmentation）的权衡机制，从而掌握用户级内存管理的核心原理与工程实践。

2、计算机系统核心知识的贯通实践

课程首先从指令集结构入手，讲解指令格式、设计原则、冯·诺依曼结构、总线与CPU指令周期，建立完整的硬件抽象模型；通过8085微处理器及RISC-V等拓展案例，加深对CISC与RISC差异的理解。学习寄存器传输语言（RTL），掌握数字系统的形式化描述方法。

在此基础上，设计图灵完备的12条指令VSCPU，并以硬布线的方式，逐步完成状态图分析、ALU设计、数据通路构建、控制单元设计及控制信号生成，并进行仿真验证与FPGA演示；同时学习微程序控制器设计方法，涵盖微指令格式与微程序跳转逻辑，让学生亲手搭建一台可运行的处理器。课程提供完整设计文档、10个递进实验PPT（从开发板环境熟悉到组合部件、时序部件、控制信号产生，直至模型机集成与测试）以及多个FPGA演示视频（累加求和、流水线执行等）。拓展部分分析简单CPU的局限性，并深入对比8085CPU体系结构。课程配套课件与讨论题，便于复习与深度研讨。

VSPM 1.0 采用 Java 语言实现了 VSCPU 的体系结构模拟器，并基于 JavaCC（Java Compiler Compiler）工具构建了一个面向 C 语言子集的编译器原型 miniCC 1.0。该编译器可将符合文法规范的 C 语言源代码翻译为面向 VSCPU 指令集架构的自定义汇编指令序列，生成的目标代码既可在 VSPM 模拟器上执行，亦可部署于 VSCPU 硬件平台以获得运行结果。VSPM 1.0 与 miniCC 1.0 的代码规模均控制在千余行左右，且整体架构采用模块化关卡（Level-based）设计，通过渐进式难度递增有效降低认知负荷，平滑学习曲线。在此基础上，以支持函数调用机制为核心目标，对 VSPM 1.0 的指令集架构及运行时环境、以及 miniCC 1.0 的语法分析、语义检查与代码生成模块进行了系统性扩展。扩展后的系统延续了关卡式（Gamified Level-based）学习范式，使学习者能够在逐层递进的任务驱动下，逐步掌握函数定义、参数传递、栈帧管理、返回地址保存及控制流恢复等关键编译原理与计算机体系结构概念。

整体而言，本课程从位运算到编译器、从逻辑门到处理器，层层递进构建起完整的计算机系统实践体系，以系统能力培养为核心，帮助学习者全面掌握底层系统软件与CPU设计的核心能力，能够独立完成从编译器开发到处理器实现的全流程项目，为从事系统软件研发、芯片设计、嵌入式开发等方向打下扎实的技术基础，切实提升学生核心竞争力。